4.1 Descrizione del problema
Nei convertitori di potenza, nei quali vengono utilizzati circuiti a ponte “half-bridge” o “full-bridge”, in ogni gamba (“leg”) del convertitore ci sono due commutatori che devono essere pilotati in modo che non siano mai in conduzione contemporanea (Figura 4.1 1).
Figura 4.1 1: Schema di principio della gamba di un inverter.
Per questo motivo la commutazione tra due transistor della stessa gamba costituisce un fase critica. Se l’interruttore di un semiponte venisse commutato prima che quello della stessa gamba, ma sul semiponte opposto, si sia completamente spento, si verificherebbe una condizione di cortocircuito sul ramo detto “shoot through” o “filotto” nel ramo. Per evitare che si verifichi questa situazione distruttiva, è necessario che il segnale di innesco giunga in ritardo rispetto a quello di spegnimento. Il ritardo tra questi due segnali è detto dead-time o blanking-time ed è solitamente compreso tra 500ns e qualche µs. Quando un transistor che si trova in saturazione viene portato in interdizione, la corrente di collettore non può annullarsi istantaneamente. Prima che essa si annulli è necessario attendere un tempo dato dalla somma di due componenti. La prima componente è costituita dal tempo di accumulo (storage-time), durante il quale la corrente di collettore permane attorno al suo valore di regime. La seconda componente, è data dal tempo di discesa (fall-time) necessario affinché la corrente di collettore passi dal 90% al 10% del suo valore di regime. Per quanto detto si può affermare che il tempo di accumulo rappresenta l’intervallo necessario per passare dal valore di regime al 90% dello stesso valore e indica il ritardo che intercorre tra il comando di apertura e l’istante in cui l’apertura stessa ha inizio. Entrambi questi tempi sono parametri caratteristici dei componenti che dipendono, tra l’altro, anche della temperatura della giunzione, della corrente di base, della corrente di collettore che si ha in saturazione e dalle caratteristiche del circuito di pilotaggio.
4.2 Effetto del tempo morto
Per descrivere gli effetti che l’introduzione del tempo morto ha sulla tensione in uscita, facciamo riferimento, ancora una volta, ad una sola gamba dell’inverter (figura 4.2 1 ) e riteniamo che gli interruttori si comportino in modo ideale. Per semplificare ulteriormente l’analisi del fenomeno supponiamo di utilizzare un inverter monofase. La figura 4.2 2 mostra il confronto tra i segnali di pilotaggio ideali: a) e b) e i segnali di pilotaggio reali: c) e d) nei quali è presente il tempo morto. Durante il tempo morto, entrambi gli switch della stessa gamba restano aperti. Facendo riferimento alla figura 4.2 1 si ha che il segno della tensione Van, durante il tempo moto, dipende dal verso della corrente Ia. La figura 4.2 2 e) ed f) mostra l’andamento di Van mettendo in evidenza che, quando la corrente è positiva, si ha una perdita mentre quando essa è negativa si ottiene un guadagno.
Figura 4.2 1: Una gamba dell’inverter
Valutando la differenza tra la tensione di uscita ideale e quella reale si ottiene:
(4.2 1)
facendo la media di questa tensione su un periodo della frequenza di commutazione, si ottiene la variazione di tensione conseguente alla presenza del tempo morto Tdt:
(4.2 2)
Si nota che il modulo della variazione di tensione è indipendente dal valore della corrente ia che interviene solo nella determinazione del segno. è proporzionale al tempo morto e alla frequenza di commutazionequindi, con il crescere della velocità di commutazione, è necessario, non solo scegliere valvole che commutino più velocemente, ma anche valori più piccoli per il tempo morto.
Figura 4.2 2: a) e b) Segnale di pilotaggio nel caso ideale; c) e d) segnali di pilotaggio con tempo morto; e) e f) Tensione di uscita VAN nel caso in cui ia > 0 e ia < 0.
Applicando la stessa analisi realizzata per la prima gamba, anche alla seconda di un inverter monofase e, tenendo presente la relazione ia = - ib, si ha:
(4.2 3)
Dato che Vo = VAN – VBN e io = ia (fig.4.2 3):
(4.2 4)
Che esprime il valore medio della differenza di tensione calcolato sul tempo Ts. I risultati di questa analisi, condotta per il caso monofase, può essere esteso anche al caso trifase.
Figura 4.2 3: Schema di un inverter monofase
La presenza del tempo morto si manifesta negativamente con un fenomeno di non-linearità nella caratteristica di trasferimento del convertitore. Questo è uno dei motivi che spingono a scegliere, come valore per il tempo morto, il valore più piccolo possibile. Ottimizzando i circuiti di pilotaggio è possibile minimizzare i tempi di ritardo che caratterizzano le fasi di turn-on e turn-off del dispositivi a semiconduttore. Questa miglioria si riflette positivamente sulla scelta del tempo morto che può essere conseguentemente ridotto.
Figura 4.2 4: Esempio di distorsione dovuto alla presenza del tempo morto.
4.3 Soluzione circuitale per il dead time
Una possibile soluzione che può essere utilizzata per realizzare il dead-time è quella di figura 4.3 1. Questa tecnica ha il vantaggio di utilizzare una sola linea di controllo per entrambi i commutatori dei due semiponti. Lo scopo di questo circuito è quello di utilizzare un rete RC per introdurre un ritardo sul segnale di accessione. Per quanto riguarda i segnali che, passando da un livello logico alto ad uno basso, mandano i transistor in interdizione, si desidera che essi non vengano ritardati. Per realizzare un circuito di ritardo di questo tipo, è possibile utilizzare componenti come l’integrato “HCF40106B”. Questo è un dispositivo monolitico dotato di sei inverter a trigger di shmitt la cui peculiarità è quella di non richiedere limiti sui tempi di salita dei segnali in ingresso e di non aver bisogno di nessun componente esterno che funga da interfaccia per il suo funzionamento. Questo componente, quando viene alimentato con una tensione di 5V, presenta una tensione di isteresi di 0.9V.
Figura 4.3 1: Soluzione circuitale per realizzare il tempo morto.
Tornando all’analisi del circuito di figura 4.3 1, dato l’elevato valore della resistenza R3, suppongo che il ramo che la contiene sia assimilabile ad un circuito aperto. Quando la tensione in ingresso ha un livello logico alto, dato che il diodo D1 è polarizzato inversamente, il condensatore C1 può caricarsi attraverso la resistenza R1, quindi, il processo di carica sarà governato dalla costante di tempo R1C1. Il diodo D2, essendo polarizzato direttamente, è un cortocircuito che connette il condensatore C2 tra la massa e la tensione d’ingresso. Si può ritenere che il condensatore C2 si carichi istantaneamente (vedi figura 4.3 2).
Figura 4.3 2: A fronte di un segnale di ingresso alto, D1 e contropolarizzato mentre D2 è polarizzato direttamente.
Per le osservazioni fatte, e nell’ipotesi che C1 fosse scarico, prima che Vin assuma un livello logico positivo il potenziale del punto 1 era nullo e tenderà ad aumentare seguendo la legge, nota, della carica di un condensatore posto in una rete RC serie. Possiamo affermare che:
( 4.3 1)
V2 assumerà istantaneamente il livello logico alto in ingresso e l’uscita , dato che il tempo di propagazione delle porte logiche è trascurabile, raggiungerà il livello logico basso altrettanto rapidamente. La variazione dell’uscita Vout non sarà simultanea a quella di
dato che, affinché essa vari, è necessario che venga raggiunto il livello logico alto in salita Vih che, per il trigger di schmitt utilizzato, vale 2.9V. Vout cambia stato quando:
(4.3 2)
da cui si ricava l’espressione del tempo morto:
(4.3 3)
Tralascio l’analisi del circuito durante la commutazione dell’ingresso dal livello logico alto a quello basso data l’evidente simmetria con l’analisi precedente. In questo caso si ottiene una differente espressione del tempo morto che vale:
(4.3 4)
Vil rappresenta la soglia negativa del triggher in discesa e vale, per il componente in questione, 1.9V. La differenza tra i valori ottenuti con le due differenti espressioni di tdt è insignificante, essendo dello stesso ordine di grandezza del tempo di ritardo di propagazione delle porte (140ns) logiche che è già stato trascurato. L’andamento dei segnali in gioco viene sintetizzato dalla figura 4.3 3. La curva blu rappresenta il segnale in ingresso al circuito di fig. 4.3 1. Quando questo segnale diventa alto, inizia il processo di carica del condensatore C1 rappresentato dalla curva celeste. L’uscita Vout diventa alta quando la curva celeste supera i 2,9V di soglia. Si può osservare che la tensione su C2, rappresentata dalla curva verde, diventa istantaneamente maggiore della soglia positiva per il triggher e diventa subito basso. Il fenomeno si ripete in modo analogo quando la tensione di ingresso diventa bassa.
Figura 4.3 3: La curva blu rappresenta Vin; quella verde la tensione ai capi di C1 mentre quella celeste rappresenta la tensione ai capi di C2.